16层HBM5良率只有40%！三星用一块假芯片保住万亿市场

（来源：快科技）

快科技7月2日消息，三星电子近日提交了一项新型半导体封装专利，专利号为KR20260040407A。该专利针对高堆叠HBM4E与HBM5制程中的可靠性瓶颈实施结构革新。

行业正从8层向16层乃至更高堆叠迈进，顶层虚拟芯片引发的可靠性问题正成为各家厂商必须跨越的门槛。

HBM封装在基底芯片上垂直堆叠存储裸片，顶部覆盖一层虚拟芯片用于保持封装高度并提供机械保护与散热。

当堆叠从8层增至12层时，良率已下滑10至20个百分点。达到16层以上时，翘曲、分层与裂纹问题导致良率大幅跌至40%至60%。

三星的新方案将顶层虚拟芯片设计为底部收窄、顶部加宽的倒金字塔形态。侧壁采用三级阶梯与曲面复合结构。该设计使底面粘接界面更窄、顶面更宽，相比传统垂直侧壁大幅提升了机械强度。

制造工艺上，引入深槽切割激光技术。相比传统机械刀片切割，该工艺能实现更深更精密的切割，同时减少对半导体晶体结构的损伤。在非键合区预设沟槽，防止切割碎屑污染键合界面。

热管理方面，将键合绝缘层底面与水平延伸面之间的垂直距离精确控制在1至10微米之间。

此外还通过优化凸起表面结构缩减塑封料体积，改善散热路径。三星计划将此项技术与混合键合及HPB热阻断技术整合。

HBM5规划提供12层、16层及20层堆叠配置。三星已在电脑展上展示HBM5原型产品，目标2028年左右实现量产。

TrendForce预测2026年全球存储芯片市场规模将飙升至约5516亿美元。对三星而言，这块虚拟芯片的技术突破关系到万亿级别市场的成败。

相关推荐

16层HBM5良率只有40%！三星用一块假芯片保住万亿市场
三星2nm制程良率已达40%
传三星HBM4的逻辑Base Die测试良率已超40%
SK超越三星，存储市场首次
三星正努力将其第二代3nm制程良率提升至20%
台积电、三星的3nm实际良率都只有50%左右！
离谱！8400亿花完了，3nm芯片良率仍为0！
自家3nm良率太低，传三星Exynos旗舰芯片将交由台积电代工？
三星2nm制程初始良率达30%，高于预期！
报告称三星 3nm 芯片良率已超过台积电

网址: 16层HBM5良率只有40%！三星用一块假芯片保住万亿市场 https://www.xishuta.cn/newsview151158.html